- Sale del modo stealth y anuncia acceso anticipado a la primera plataforma ChipMaker del mundo
- Componibilidad 3D de chiplets que hace posibles miles de millones de nuevos productos de silicio
- Diseño de chips totalmente automatizado, sin código, basado en chiplets
- Emulación interactiva de chips basada en RTL, sin instalación, con acceso desde cero instalación
- Hoja de ruta para reducir 100 veces el costo de desarrollo de chips
- Plataforma ChipMaker
- El costo tradicional de diseño de chips supera los 100 millones de dólares y un equipo de especialistas tarda entre 2 y 3 años desde el concepto hasta la producción
- El diseño basado en chiplets ofrece una solución poderosa al problema de tiempo y costo de los ASIC personalizados al ocultar toda la complejidad del diseño de circuitos dentro de chiplets reutilizables y validados
- Va un paso más allá al crear una plataforma que permite el diseño, la verificación y el ensamblaje automatizados de systems-in-package, más allá de un simple catálogo de chiplets
- En una herramienta basada en la web, usa FPGA en la nube para implementar el código fuente RTL de cada chiplet en un SoC personalizado, lo que permite probar diseños personalizados de forma rápida y precisa antes de pedir dispositivos reales
- eFabric Active Interposer
- Los enfoques existentes de diseño de chiplets 2D/2.5D tienen limitaciones fundamentales en ancho de banda de shoreline, distancia de cableado y flexibilidad
- Para resolver estos problemas, desarrolló eFabric, un interposer 3D activo tipo malla que mejora la eficiencia de comunicación die-to-die y la componibilidad
- eFabric admite la integración de bloques de procesamiento críticos mediante chiplets eBrick 3D adheridos y la integración de funciones de IO fuera del paquete mediante chiplets ioBrick 2D basados en UCIe
- La arquitectura eFabric ofrece niveles sin precedentes de rendimiento y flexibilidad basados en chiplets:
- miles de millones de opciones únicas de ensamblaje de system-in-package
- 512Gb/s/mm de ancho de banda de bisección on-fabric
- 128Gb/s/mm de ancho de banda 2D para chiplets
- 128Gb/s/mm2 de ancho de banda 3D para chiplets
- eficiencia energética de interconexión 3D de <0.1pJ/bit
- eBrick 3D Chiplets
- Redactó una especificación estándar completa eléctrica y mecánica de chiplets 3D para hacer posible la componibilidad plug-and-play de chiplets
- La efectividad de estos estándares se demuestra con el diseño de chiplets interoperables de 2mm x 2mm llamados eBricks:
- procesador dual-issue de cuatro núcleos RISC-V con soporte para Linux
- FPGA embebido de 5K LUT
- SRAM de 3MB - acelerador de machine learning de 3 TOPS
- Mercados objetivo y disponibilidad
- Los ASIC de chiplets componibles de Zero ASIC son ideales para una amplia gama de aplicaciones exigentes en energía y cadena de suministro, como robótica, seguridad automotriz, aeroespacial y defensa, comunicaciones 5G/6G, prueba y medición, radio definida por software, manufactura inteligente, diagnóstico médico y computación de alto rendimiento
- La plataforma de diseño y emulación ChipMaker está disponible de inmediato en zeroasic.com
Aún no hay comentarios.