Nios V - el procesador RISC-V de Intel
(intel.com)-
Procesador blando de próxima generación basado en FPGA de Intel que utiliza la ISA (Instruction Set Architecture) RISC-V de código abierto
-
RISC-V: basado en RV32IA
-
alto rendimiento, pipeline de 5 etapas
-
Está previsto lanzar procesadores de propósito general / de clase aplicación / capaces de ejecutar Linux basados en Nios V
-
Soporte para módulo de depuración JTAG
-
Ecosistema de código abierto + licencia gratuita
-
Soporte de desarrollo en Intel® Quartus® Prime Pro Edition Software v21.3
4 comentarios
Si se trata de un RISC-V basado en FPGA, parece que se acerca un mundo en el que incluso se podrán recibir actualizaciones del hardware de la CPU. Según la forma de uso de cada usuario, también sería posible analizar el ensamblado que no se usa con frecuencia y aumentar o reducir dinámicamente la cantidad de núcleos relacionados con las operaciones que sí se usan a menudo.
Lo impresionante de esto es que, al hacer emulación, como el ensamblador y la arquitectura cambian según cada CPU, hay que pasar por un proceso de conversión, y eso inevitablemente muchas veces termina usando más recursos que una implementación nativa. Pero si se puede diseñar por cuenta propia, en teoría también se podrían unificar
x64yARM64sobre un solo procesador, de modo que al usar un emulador de Android en ARM la caída de rendimiento casi desaparecería. También mejoraría la eficiencia energética.Parece que se le va a añadir por separado un núcleo que rediseñe RISC-V.
M1 anticipa el auge de RISC-V https://es.news.hada.io/topic?id=3447
Apple está contratando programadores de RISC-V https://es.news.hada.io/topic?id=4949
MIPS abandona su propia arquitectura y cambia a RISC-V https://es.news.hada.io/topic?id=3859
SiFive presenta un procesador RISC-V de alto rendimiento https://es.news.hada.io/topic?id=4545