El Barcelona Supercomputing Center anuncia 'Sargantana', un nuevo chip RISC-V de código abierto

 (bsc.es)
5 puntos por GN⁺ 2023-12-15 | 2 comentarios | Compartir por WhatsApp
  • La tercera generación de la familia de procesadores Lagarto diseñada por el BSC representa un paso más en el desarrollo europeo de chips de alto rendimiento
  • El nuevo procesador, basado en tecnología de hardware abierto RISC-V, es un avance importante para alcanzar la soberanía tecnológica europea y reducir la dependencia de grandes multinacionales
  • El BSC, líder en el desarrollo de tecnologías de computación de código abierto, trabaja para convertir a Barcelona en un hub de innovación en el diseño de semiconductores

Presentación del chip Sargantana

  • El Barcelona Supercomputing Center (BSC-CNS) presentó el miércoles en el BSC el chip Sargantana, la tercera generación de un procesador de código abierto diseñado completamente en el BSC
  • Sargantana es un avance importante que refuerza la posición de liderazgo del BSC en Europa en la investigación de tecnologías de computación de código abierto basadas en RISC-V
  • Sargantana es la tercera generación del procesador Lagarto, el primer chip de código abierto desarrollado en España, fue creado como parte del proyecto DRAC y es uno de los chips de código abierto más avanzados de Europa a nivel académico
  • El nuevo Sargantana ofrece un rendimiento superior al de las generaciones anteriores, Lagarto Hun (2019) y DVINO (2021), y es el primer procesador de la familia Lagarto en romper la barrera del gigahertz

La importancia de una ISA de código abierto

  • Como la arquitectura de conjunto de instrucciones (ISA) del nuevo procesador es de código abierto, no es propietaria y está accesible para todos, lo que permite innovar mediante la colaboración sin las limitaciones de las arquitecturas cerradas.
  • La arquitectura de hardware libre RISC-V puede traer al mundo del hardware una revolución tecnológica similar a la que Linux llevó al mundo del software.
  • El director del BSC, Mateo Valero, señaló que este hardware abierto es esencial para garantizar la soberanía tecnológica de Europa y mantener la competitividad de la industria europea, además de reforzar el papel del BSC como líder en la adopción del código abierto en el diseño de chips.

Colaboración liderada por el BSC

  • Investigadores de otras universidades y centros de investigación como el Centro de Investigación en Computación del Instituto Politécnico Nacional de México (CIC-IPN), el Centro Nacional de Microelectrónica (CNM-CSIC), la Universitat Politècnica de Catalunya (UPC), la Universitat Autònoma de Barcelona (UAB), la Universitat de Barcelona (UB) y la Universitat Rovira i Virgili (URV) participaron en el desarrollo de Sargantana.
  • El proyecto fue coordinado por el investigador del BSC Miquel Moretó, quien destacó la ventaja de que el diseño de semiconductores de código abierto permite la colaboración entre empresas e instituciones académicas de todo el mundo.
  • Moretó señaló que Sargantana todavía no fue diseñado para usarse en computadoras u otros dispositivos, y añadió que se trata de una tecnología que permitirá a España y Europa diseñar procesadores cada vez más competitivos en el futuro, además de contribuir a la formación de futuros especialistas en este campo.

Liderazgo europeo en RISC-V

  • Mateo Valero respaldó la idea de convertir a Barcelona en un referente internacional en el diseño de procesadores.
  • El proyecto Sargantana recibió financiamiento de fondos europeos del programa operativo ERDF con apoyo del gobierno de Cataluña, y utilizará resultados obtenidos del proyecto estratégico de transformación PERTE Chip, la iniciativa de transformación industrial con mayor inversión aprobada por el gobierno de España.
  • La ceremonia de presentación de Sargantana se realizó en las instalaciones del BSC en Barcelona como parte del primer día de la Spanish Open Hardware Alliance (SOHA), una organización que reúne a universidades y centros de investigación de España con el objetivo de impulsar la investigación en tecnologías y arquitecturas de computación abierta y contribuir a la formación de talento que haga posible la creación de empleos de alta calidad.

Opinión de GN⁺

  • La presentación del chip Sargantana es un hito importante para que Europa construya una industria de semiconductores tecnológicamente independiente y competitiva.
  • La adopción de la arquitectura RISC-V de código abierto impulsará la innovación y la colaboración, y contribuirá a establecer la soberanía tecnológica dentro de Europa.
  • Este proyecto busca ofrecer una alternativa regional y abierta que pueda utilizarse en distintos sectores de Europa, como la computación de alto rendimiento, la inteligencia artificial, la industria automotriz y el Internet de las cosas.

Lecturas relacionadas

2 comentarios

 
xguru 2023-12-15

Parece que a Europa y China no les queda otra que apostar fuerte por RISC-V.
Se dice que Samsung usa RISC-V en módems y sensores de imagen, y LG en NPUs, pero es una pena que no se vea mucho de eso hacia afuera.
 
GN⁺ 2023-12-15
Comentarios de Hacker News

  • Le gustaría ver una hoja de ruta clara de la Unión Europea (UE)

    • El enfoque está más en la seguridad y la autosuficiencia económica que en la competitividad
    • Producir localmente chips del rango de 40-20 nm reduciría riesgos, aumentaría la posibilidad de producción local en países pequeños y cubriría la mayoría de las necesidades de chips
    • Los chips necesarios no son para IA de vanguardia, sino para control general
    • Ofrecer una alternativa plug-and-play para brindar opciones e incentivos a fabricantes locales
    • La seguridad es una gran ventaja
    • Si los CEO de empresas sensibles, los responsables de servicios de seguridad y los generales a cargo de adquisiciones usarían chips de código abierto fabricados en países de confianza
    • El proceso es largo, duro y conlleva mucho riesgo
    • Aplicar al silicio el mismo principio que se usa para el acero y otros materiales fabricados en "países preferidos"

  • Opinión sobre los proyectos de procesadores de código abierto

    • Tienden a establecer objetivos de diseño poco realistas
    • Existe el deseo de introducir diseños out-of-order en la microarquitectura, pero el rendimiento resultante no lo justifica
    • El proyecto Sargantana tiene un rendimiento CoreMark/MHz bajo
    • CoreMark no es muy relevante para computación de alto rendimiento ni para núcleos de aplicaciones generales, pero sigue siendo una prueba de rendimiento útil
    • Como ejerce menos presión sobre el sistema de memoria, un diseño simple puede ofrecer mejor rendimiento
    • La verificación es una parte importante en un diseño nuevo de CPU con calidad de producción, pero no se discute en el paper

  • "sargantana" significa un pequeño lagarto común en catalán

  • Se comparte un enlace a un preprint sobre el procesador Sargantana

    • Un procesador RISC-V con frecuencia de reloj de 1.26 GHz en un proceso de 22 nm

  • Mención de servicios baratos de multi-project wafer

    • Se dan como ejemplo el OpenMPW Free Silicon Chip Program de Google y el servicio europeo de multi-project wafer

  • Introducción al BSC (Barcelona Supercomputing Center) y a la tecnología de cómputo de código abierto

    • El BSC desarrolla tecnología de código abierto que no depende de grandes corporaciones
    • Hay curiosidad sobre si personas no vinculadas a grandes empresas pueden producir hardware de computadora

  • Se menciona una escena en la temporada 2 de la serie de HBO "30 coins" en la que aparece el BSC

  • Anuncio del nuevo chip Sargantana

    • Fue diseñado completamente en el BSC y en colaboración con instituciones de investigación de México

  • Se plantea la duda de si el chip es realmente de código abierto

    • Se expresa frustración por esfuerzos que usan la marca de código abierto pero en realidad no se publican

  • Se comparte un enlace de Web Archive