- Se lanzó el proyecto Digital Autonomy with RISC-V in Europe (DARE), con la participación de 38 empresas tecnológicas europeas
- Objetivo: desarrollar unidades de procesamiento para usar en supercomputadoras y máquinas de alto rendimiento en Europa
- Europa ya llevaba años interesada en la supercomputación basada en RISC-V, pero su primer sistema exascale utilizó la arquitectura Arm
- Es un intento por asegurar la independencia tecnológica frente a Estados Unidos
Puntos principales del proyecto DARE
- Cuenta con el apoyo de EuroHPC Joint Undertaking y está liderado por el Barcelona Supercomputing Center (BSC-CNS)
- Se fijó como meta desarrollar 3 chiplets:
- Acelerador matemático vectorial: para cargas de trabajo de HPC, liderado por Openchip de Barcelona
- Chiplet de inferencia de próxima generación: liderado por Axelera AI de los Países Bajos
- Procesador de propósito general: liderado por Codasip de Alemania
- El líder del proyecto, Osman Unsal, lo describió como un "complejo desafío de desarrollo tecnológico para la soberanía digital de Europa"
Calendario y financiamiento del proyecto
- La primera fase tiene un plazo de 6 años, con el objetivo de desarrollar los 3 chiplets RISC-V en 3 años
- El financiamiento total asciende a 240 millones de euros
- Axelera AI obtuvo 61.6 millones de euros de EuroHPC
Rol y avances de Axelera AI
- Los chips actuales de Axelera AI se usan principalmente para ejecutar modelos de IA en el edge de red
- El chiplet de próxima generación Titania estará optimizado para cargas de trabajo de nivel servidor
- Características principales:
- Incluye 4 núcleos aceleradores
- Cada núcleo incluye unidades MAC (multiply-accumulate) para multiplicación y acumulación de matrices
- Incluye núcleos de control RISC-V programables
- Incluye DSP para procesar funciones de activación de redes neuronales
- Soporta procesamiento en memoria (in-memory processing) con SRAM integrada
- Puede alcanzar un rendimiento de 200 INT8 TOPS (con un consumo de 15 a 20 W)
- Titania planea escalar mediante núcleos de procesador y un sistema multi-die
Rol y objetivos de Codasip
- Actualmente cuenta con núcleos RISC-V embebidos de 32 bits y de nivel aplicación de 64 bits
- A través del proyecto DARE, busca ampliar su portafolio de procesadores RISC-V de alto rendimiento
- Incluyendo IA, procesamiento de big data y cargas de trabajo de supercomputación
- No se han dado a conocer detalles concretos sobre el acelerador vectorial de Openchip
Tendencias globales de RISC-V
- Además de Europa, otros países también están ampliando la adopción de RISC-V
- India: adopta RISC-V para impulsar su independencia tecnológica
- China: Alibaba presentó XuanTie C930, aplicable desde PC hasta automóviles
- En Estados Unidos hay movimientos para restringir el acceso de China a la tecnología RISC-V
1 comentarios
Opiniones de Hacker News