TSMC revela su tecnología de proceso de 1.6 nm con suministro de energía por la parte trasera

• TSMC anunció su tecnología de proceso de vanguardia de clase 1.6 nm. Será su primer proceso de producción en masa de clase ángstrom y promete una mejora importante de rendimiento frente a la generación anterior N2P. La innovación más importante será BSPDN (Backside Power Delivery Network).

Características principales del proceso de 1.6 nm de TSMC

• Al igual que el nodo de clase 2 nm, utiliza transistores nanosheet GAA (Gate-All-Around)
• Incorpora Super Power Rail, una tecnología de suministro de energía por la parte trasera
• Gracias a las innovaciones en transistores y BSPDN, puede ofrecer hasta 10% más frecuencia al mismo voltaje frente a N2P, o un consumo de energía 15~20% menor con la misma frecuencia/complejidad
• Según el diseño real, puede lograr una densidad de transistores 7~10% mayor frente a N2P

Características de SPR (Super Power Rail)

• Una tecnología BSPDN sofisticada, optimizada para procesadores de AI/HPC
• Se conecta al source/drain del transistor con contactos especiales para reducir la resistencia y lograr el máximo rendimiento/eficiencia
• Es una de las implementaciones de BSPDN más complejas, incluso más que Intel Power Via

Estrategia de procesos de TSMC

• Como la adopción de BSPDN eleva mucho el costo del proceso, no se aplicará a N2P/N2X
• Está armando un portafolio que diferencia ventajas entre el nodo de clase 2 nm con GAA y el nodo de clase 1.6 nm con GAA+SPR, sin que compitan directamente entre sí

Calendario de producción masiva

• Está previsto que la producción masiva de A16 comience en la segunda mitad de 2026. Los productos reales se perfilan para lanzarse en 2027
• Se espera una competencia directa con el nodo Intel 14A

Opinión de GN⁺

• El proceso de 1.6 nm parece estar enfocado, además del aumento en densidad de transistores, en mejorar rendimiento y eficiencia mediante la tecnología de suministro de energía por la parte trasera. En especial, parece una tecnología optimizada para productos donde importan mucho el alto rendimiento y el bajo consumo, como procesadores de AI/HPC.
• Aun así, se espera que el costo del proceso suba de forma importante por la compleja implementación de BSPDN. Por eso, TSMC parece estar siguiendo una estrategia de diferenciar los nodos de clase 2 nm y 1.6 nm para ofrecer un portafolio ajustado a las necesidades de sus clientes.
• Intel también planea introducir su nodo 14A en un periodo similar, por lo que se prevé una competencia intensa por el liderazgo. La velocidad de innovación tecnológica y la expansión de la capacidad de producción de ambas empresas parecen ser variables clave para asegurar el control del mercado.
• Sin embargo, cuanto más avanzado es el proceso, mayor es el riesgo de retrasos en el desarrollo, y como los aplazamientos de calendario han sido frecuentes, probablemente habrá que observar un poco más el momento real de producción masiva. El rendimiento inicial y asegurar la capacidad de producción también serán factores decisivos.

[GN⁺]

Comentarios de Hacker News

• El proceso de 1.6 nm de TSMC parece encaminado a alcanzar una densidad de transistores de 230 MTr/mm2 para 2026. Actualmente, TSMC ya va muy por delante con 197 MTr/mm2 frente a Samsung (150 MTr/mm2) e Intel (123 MTr/mm2).
• La medición en nm está cada vez más impulsada por el marketing, por lo que su significado se ha vuelto ambiguo.
• Este anuncio de TSMC parece ser una respuesta al proceso 18A de Intel previsto para 2026.
• Backside Power Delivery:
  • Se refiere a un cambio en la forma de suministrar energía al CPU.
  • Antes, la energía se suministraba a través de los pines en la parte inferior del CPU, pero se especula que el nuevo método la suministrará por la parte superior del CPU, donde está el disipador térmico.
• Como el proceso A16 de TSMC llegaría en 2027, mientras que Intel 18A entraría en operación plena desde 2026, esto podría poner a TSMC en desventaja. También podría ser una oportunidad para que empresas fabless prueben los servicios de fundición de Intel.
• Se recomienda el libro Chip War como lectura relacionada; dicen que presenta de forma concisa una narración bien sustentada en hechos.
• A la misma complejidad/velocidad de N2, la reducción de consumo de energía de 15 a 20% parece ser la parte más impresionante de este anuncio.
• Parece que llegaría a productos de Apple alrededor de esta Navidad, mientras que en productos de otros fabricantes probablemente no se vería hasta finales de la década.
• Resulta interesante que, así como apenas ahora se está usando la cara posterior de los PCB, también en semiconductores se esté empezando a aprovechar el backside.