- Esta escasez no se debe a una falta de silicio, sino a la insuficiente capacidad de empaquetado avanzado usada para unir el silicio, lo cual es clave en el ensamblaje de chips
- Mark Liu, presidente de TSMC, dijo que la empresa solo puede cubrir alrededor del 80% de la demanda de su tecnología de empaquetado "chip-on-wafer-on-substrate (CoWoS)"
- La tecnología de empaquetado CoWoS se usa en los chips más avanzados del mercado actualmente, en especial en aquellos que dependen de memoria de alto ancho de banda (HBM), ideal para tareas de IA
- Esta escasez afecta a los GPU de gama más alta de Nvidia, el A100 y el H100, así como a los próximos aceleradores de la serie Instinct MI300 de AMD, que usan la tecnología de empaquetado CoWoS
- TSMC anunció recientemente planes para expandir su capacidad de empaquetado avanzado mediante una instalación de 3 mil millones de dólares en Taiwán
- Se espera que la escasez de chips se alivie cuando entre en operación la capacidad adicional de CoWoS, algo previsto dentro de aproximadamente un año y medio
- Samsung usa otras tecnologías de empaquetado, como I-Cube y H-Cube para 2.5D, y X-Cube para empaquetado 3D
- Intel también empaqueta varios chiplets juntos en sus tarjetas GPU Max Ponte Vecchio, pero no depende de la tecnología CoWoS
- Chipzilla también desarrolló su propia tecnología avanzada de empaquetado para 2.5D llamada embedded multi-die interconnect bridge (EMIB)
1 comentarios
Opinión de Hacker News