Intel vs. Samsung vs. TSMC

Comparación de las hojas de ruta de las 3 principales fundiciones

• Las tres principales fundiciones, Intel, Samsung y TSMC, han empezado a revelar partes clave de sus hojas de ruta para las próximas generaciones de tecnología de chips
• Las tres planean continuar el escalado de transistores hasta el rango de 18/16/14 ángstroms, con una posible transición de nanosheet y forksheet FET hacia complementary FET (CFET)
• La IA/ML y la explosión de datos están actuando como impulsores principales
• Hay una tendencia a usar arreglos de elementos de procesamiento con alta redundancia y homogeneidad para mejorar el rendimiento de fabricación
• También va en aumento el enfoque de montar decenas o cientos de chiplets sobre sustratos con configuración 2.5D
• Las tres están desarrollando 3D-IC completos y también planean ofrecer opciones heterogéneas que apilan lógica sobre lógica y la montan en el sustrato (llamadas 3.5D o 5.5D)

Tendencia acelerada hacia el diseño masivo personalizado

• Lanzar al mercado diseños especializados por dominio mucho más rápido que antes es esencial para asegurar competitividad
• Para lograrlo, se requieren cambios fundamentales en la forma de diseñar, fabricar y empaquetar chips
• Se necesitan estándares, métodos de interconexión innovadores y colaboración entre diversas disciplinas de ingeniería
• Este enfoque, llamado "diseño masivo personalizado", representa la siguiente etapa de la ley de Moore

Retos para hacer funcionar juntos chiplets heterogéneos

• El primer reto es conectar chiplets heterogéneos de manera predecible
• Se está poniendo énfasis en el desarrollo de los estándares Universal Chiplet Interconnect Express(UCIe) y Bunch of Wires(BoW)
  • Esta conectividad es un requisito importante para las tres compañías, pero al mismo tiempo también es una de sus mayores diferencias
• Intel utiliza Embedded Multi-Die Interconnect Bridge (EMIB)
  • Desarrolla chiplets con funcionalidad limitada según especificaciones mediante un enfoque basado en sockets
  • Proporciona kits de diseño para el ensamblaje del paquete
• Samsung usa un puente embebido al que llama 2.3D o I-Cube ETM
  • Conecta subsistemas al puente para acelerar la operación
  • Ha formado mini consorcios dirigidos a mercados específicos
  • Presentó su propio lenguaje tecnológico de sistemas llamado 3DCODE
• TSMC está experimentando con diversas opciones
  • Ofrece múltiples opciones de empaquetado, incluyendo puentes RDL y no RDL, fan-out, 2.5D chip-on-wafer-on-substrate(CoWoS) y System On Integrated Chips (SoIC)
  • Introdujo un nuevo lenguaje, 3Dblox, para proporcionar un esquema de diseño de nivel superior que combina componentes físicos y de conectividad

Hoja de ruta de tecnologías de proceso

• Samsung planea introducir el proceso SF1.4 de 14 ángstroms alrededor de 2027 (parece que omitirá 18/16 ángstroms)
  • Presentó una hoja de ruta que apila un die de 2nm (SF2) sobre un die de 4nm (SF4X) y luego lo monta sobre otro sustrato
  • Planea apilar SF1.4 sobre SF2P a partir de 2027
• Intel planea introducir este año el proceso 18A y unos años después el proceso 14A
  • Intel planea usar Foveros Direct 3D para apilar lógica sobre lógica
• TSMC añadirá el proceso A16 en 2027
  • CoWoS ya se usa en el empaquetado avanzado de chips de IA de NVIDIA y AMD
  • La tecnología SoIC busca apilar memoria sobre lógica e integrar también otros elementos como sensores

Otras tecnologías innovadoras

• Samsung anunció un plan de HBM personalizado, que empaqueta pilas de DRAM 3D bajo una capa lógica configurable
• Intel está desarrollando la tecnología PowerVia, que suministra energía por la parte trasera del chip para resolver problemas de alimentación a medida que aumenta la densidad de transistores
• TSMC y Samsung también están desarrollando tecnologías de suministro de energía por la parte trasera
• Intel anunció planes para introducir sustratos de vidrio, con ventajas como mayor planitud y menos defectos
• TSMC y Samsung también están desarrollando tecnología de sustratos de vidrio

La importancia del ecosistema

• La capacidad de las fundiciones para construir un ecosistema se está volviendo muy importante
• Porque la industria de semiconductores se ha vuelto demasiado compleja como para que una sola empresa pueda hacerlo todo
• Sin embargo, a medida que sigue aumentando el número de procesos, será cada vez más difícil que las empresas de EDA puedan dar soporte a todos los cambios o mejoras

Conclusión

• Los problemas en la cadena de suministro de semiconductores y la situación geopolítica están impulsando la necesidad de reestructurar la manufactura en Estados Unidos y Europa
• El núcleo de la competencia es la "capacidad de ofrecer soluciones rápidas y eficientes"
• La competencia entre fundiciones se está volviendo más compleja, y las métricas simples de comparación ya no son válidas